

电力电子装置监控系统中基于 FPGA 的电力信号有效值大规模并行计算

杨洁¹, 曹军威¹, 袁仲达¹, 张少杰¹, 谢晔源², 段军², 李立³

(1. 清华大学信息技术研究院, 北京市海淀区 100084; 2. 南京南瑞继保电气有限公司研究院, 江苏南京 211102; 3. 国网辽宁省电力有限公司, 辽宁沈阳 110004)

Large Scale Parallel Computing for Power Signal Effective Values Based on FPGA in Monitoring System of Power Electronic Devices

YANG Jie¹, CAO Jun-wei¹, YUAN Zhong-da¹, ZHANG Shao-jie¹, XIE Ye-yuan², DUAN Jun², LI Li³

(1. Research Institute of Information Technology, Tsinghua University, Haidian District, Beijing 100084, China; 2. NR Electric Co., Ltd, Nanjing 211102, Jiangsu Province, China; 3. State Grid Liao Ning Electric Power Supply Co., Ltd, Shenyang, 110004, Liaoning Province, China)

ABSTRACT: For intelligent control of power electronic devices, it is necessary to make a digital analysis of the power signal which is obtained by the discrete acquisition before using in the following intelligent control strategy. In the past, the system was always analyzed by software in the calculation core of the controller. With the increase in the signal sources of intelligent control, the pressure will be increased and put great pressure to the device selection, system dense and cost control of the control device. In this paper, the large scale parallel processing capability of the FPGA is used. The power signal analysis algorithm is improved, and transferred to the sampling module to complete the calculation process by FPGA hardware. Simulation and experimental results show that the FPGA calculation can improve the efficiency of signal processing and reduce the performance requirements of the control core.

KEYWORDS: FPGA calculation, power signal, intelligent control, effective value calculation

摘要: 电力电子装置的智能控制中, 需要对离散采集得到的电力信号做出数字分析才能够用于后续的智能控制策略。以往的系统大多通过软件方法在控制器的计算核心完成数字分析, 随着智能控制的信号来源数量增加, 计算量会随之增加, 给控制装置的器件选型、系统设计和成本控制带来巨大的压力。本文利用 FPGA 计算的大规模并行处理能力, 将电力信号的分析算法进行改进, 并将信号转移到采样模块并

FPGA 计算可以提高信号处理的效率, 降低控制核心的性能需求。

关键词: FPGA 计算, 电力信号, 智能控制, 有效值计算

1 引言

随着能源互联网的研究发展, 相关的电力控制装置中的智能化程度越来越高, 与此同时对电力信号进行计算处理的压力越来越大^[1]。例如, 电力信号的有效值计算就是一个典型的信号处理需求。在电力系统状态监测中, 电压与电流等交流信号的精确测量起到关键的作用, 这一过程面临两个难点问题: 一是在电力系统交流采样中, 采样周期与信号周期的不同步, 导致交流信号真有效值测量误差难以消除; 二是常见的应用场景中, 需要对多路的电力信号同时完成数字化计算处理, 这会给控制器的核心计算器件, 一般为嵌入式的 DSP 等计算能力较为薄弱的运算器件, 带来巨大的设计压力。

为了解决处理周期与信号周期的匹配问题, 一般的做法是采用软件方法使得采样周期与信号周期完成同步, 根据真有效值的定义推导出测量交流信号真有效值的计算公式。对过零点的检测和采样周期进行估计, 使得周期之间的匹配尽量精准。文献[2]中将目标定位到采样周期的同步上, 利用了硬件方法完成采样周期的同步判断和计算。文献[3]为了克服离散系统中交流信号和采样系

通过 FPGA 硬件完成计算。仿真和实验结果表明, 采用

统的频率匹配问题,通过自适应的调整分析窗口,使得每一个分析窗口都尽可能的接近一个交流信号周期,进而减少系统误差。许多文献采取了回避策略的方法:文献[4]通过分析 RMS 计算的过程认为利用快速傅里叶变换的方法可以完成真有效值的计算,而不必关心采样周期不匹配带来的负面影响。文献[5]通过对样本数据逐点平方以后依据信号的最低频率分量和计算精度要求设计一个数字式低通滤波器对平方以后的样本进行滤波处理,等价的进行平均计算,然后一次开方计算获得信号的真有效值。该方法巧妙的回避了测量周期与实际信号的周期不匹配的问题,提升了算法的使用空间。还有一类不采用算法解决的方案,文献[6]利用了已经成熟的电平转换芯片设计了扩展频谱能力的有效值采样系统,能够处理直流到 2KHz 交流的信号有效值。

利用 FPGA 器件的可重构能力,将计算任务从传统的冯氏结构计算部件迁移到 FPGA 器件,以硬联逻辑方式并行执行以获得性能改善,是可重构计算研究领域里面已经公认的事实。文献[7]中, Russell 总结了当时可以观察到的可重构计算技术对于数字信号处理带来的平衡优势,在设计难度和运行速率上可以寻求更加合理的平衡点,因为可重构计算在当时就在多个方面例如功耗造价生命周期以及可维护性上体现出了足够的竞争优势。文献[8]实现的系统中对 FPGA 的应用停留在单片机与 AD 采样期间的接口水平上,没有充分利用 FPGA 能够提供的并行计算能力。文献[9]认为传统的冯氏结构计算机在处理大规模数据时效率低,原因在于运算过程和计算机里决定了性能优化的上限。利用可重构计算技术将此类计算进行时间并行化和空间并行化,是解决这一问题的极具前景的研究方向。并以 FFT 为例提出了一种粗粒度的可重构计算设计平台 CTaiji 来成功验证这一想法。文献[10]利用可重构器件以并行方式完成前束范式计算,通过高效率的数据流模型实现了并行度和可扩展性。文献[11]利用 FPGA 器件中的可重构框架实现了多种数字滤波器的运算核心: FIR、FFT、IFFT、2D-DCT 以及 2D-IDCT。针对未来 SOC 多媒体应用环境,文献[12]提出了新兴的离散小波分析处理结构,满足了多样化的计算任务需求。文献[13]中使用 FPGA 实现了稀疏矩阵的运算,用于电力传输系统智能控制中的

运算效率提升。文献[14]采用了中间件的方法,完成模型设计到真实电路实现的自动化转换,有效地降低了设计成本。文献[15]提出系统设计方法,完成分布式正常控制逻辑的设计,引入了基因算法对正常控制逻辑的改进和优化。把正常控制逻辑与故障处理逻辑分立出来,以单独的不同模块进行实现功能,提高系统的鲁棒性。

由于嵌入式系统核心计算期间的能力受到体积、造价以及能源供给等限制,对外置式可重构的辅助计算技术提出了更加明确的要求。嵌入式计算体系与可重构器件相配合完成高性能计算的设计也已经充分证明了技术路线的可行性。文献[16]中设计了可重构运算的单元,可以作为协处理单元或者并行数学运算单元与通用的 DSP 处理器相配合使用。可重构的单元可以支持 3 种数据类型,22 种数学或者逻辑运算,测试结果表现出了优秀的加速比。文献[17]认为向量相似性矩阵求解过程是数据挖掘技术中一项常见的数学运算内容,该文通过移植的方法将运算迁移到可重构硬件中执行,适应了嵌入式系统中软硬件资源的局限性。在辅助设计相关的技术研究中,文献[18]指出程序语言到执行指令序列之间的编译转换过程,需要针对性地为了嵌入式系统中可重构资源进行优化。

综上所述,可重构器件对于提升嵌入式系统计算性能及计算效率具有可信可行的优势,但是相关的针对性算法中还缺乏对有效值快速计算方法采用专用的数字式滤波器对信号进行处理的研究。本文通过对有效值计算方法的本质分析,设计了全新的算法完成原始信号到有效值的直接映射,避免了累加求和以及求平方根的计算。该算法可以通过软件实现降低控制器的计算压力,也可以通过 FPGA 硬件实现将计算压力完全转移到 DSP 之外。

2 电力信号有效值计算方法问题

交流有效值的定义为一段时间内被测量信号的均方根,原始计算公式为:

$$U_{RMS} = \sqrt{\frac{1}{T} \int_0^T v^2(t) dt} \quad (1)$$

公式(1)中, $v(t)$ 为带测量的交流信号, T 是交流信号的周期。通常这种有效值被称为真实有效值,有时也被称为均方根值。

对于离散的数字化控制系统来说,这一计算

一般表示为：

$$U_{RMS} = \sqrt{\frac{1}{n} \sum_{k=1}^n v^2(k)} \quad (2)$$

公式(2)中， n 是每一个信号周期中完成的采样点数， $v(k)$ 是位于第 k 个位置的采样值。当控制系统的采样频率为 6.4KHz 的时候，每一个正常的公平信号周期 20ms 中采样点的个数是 128。那么对于任意一路信号，每次一个完整的有效值计算需要 128 次乘法，127 次加法，以及 1 次除法和 1 次开平方运算。当需要处理的信号路数随着系统复杂程度的提升而增长的时候，这种计算方的方法很快就会遇到计算能力的瓶颈约束而失去可用性。

3 利用 FPGA 实现大规模并行计算电力信号有效值

针对原始算法计算量大的缺点，借鉴文献[4][5]中对信号进行数学分析，以间接方式获得有效值的方法。本文提出了取绝对值然后进行低通滤波，最后通过映射关系获得有效值的方法，并且设计了适合于在 FPGA 硬件上实现的计算方法。

3.1 对信号取绝对值然后进行低通滤波

由于正常的电力信号是标准工频 50Hz 的正弦波，那么取绝对值然后进行低通滤波处理以后，结果数值与信号的峰值之间存在确定的换算关系。公式(3)表明信号取绝对值以后在经过低通滤波算法得到的结果：

$$LPF(|v|) = \frac{1}{T} \int_0^T |v(t)| dt \quad (3)$$

公式(3)中 T 是电力信号的周期， $v(t)$ 是 t 时刻的采样值。

由于

$$\frac{1}{T} \int_0^T |x(t)| dt = \frac{1}{\pi} \int_0^{\pi} x(\theta) d\theta = \frac{1}{\pi} \int_0^{\pi} U_M \sin(\theta) d\theta \quad (4)$$

并且

$$\frac{1}{\pi} \int_0^{\pi} U_M \sin(\theta) d\theta = \frac{2}{\pi} U_M \quad (5)$$

所以

$$LPF(|x|) = \frac{2}{\pi} U_M \quad (6)$$

上面公式中 U_M 为信号的峰值， $x(\theta)$ 为以相角为参数的时候，相位角 θ 处所对应的采样值。公

式(6)表明了电力信号么取绝对值进行低通滤波处理后，结果数值与信号的峰值之间存在确定的换算关系。

与此同时，正弦信号的有效值 U_E 与信号峰值 U_M 之间的关系如公式(7)所示：

$$U_E = \frac{\sqrt{2}}{2} U_M \quad (7)$$

组合公式(3)和公式(7)可以得到有效值 U_E 与低通滤波结果 $LPF(x)$ 的关系如公式(8)所示

$$U_E = \frac{\sqrt{2}\pi}{2} LPF(x) \quad (8)$$

3.2 有效值快速计算方法的迭代公式

由于公式(8)的计算公式涉及到浮点数计算，不适合在 FPGA 硬件上直接部署，所以需要进行转换，使用定点小数计算的形式完成在 PFPGA 上的实现。

首先，改写公式(8)为迭代形式的数字滤波公式。

$$U_E^{(n)} = (1 - \alpha) U_E^{(n-1)} + \frac{\sqrt{24}\pi}{2} \alpha x^{(n)} \quad (9)$$

上式中，上标 (n) 表示当前迭代步骤， α 为低通滤波器的滤波系数，当目标低通滤波器的截止频率为 f 的时候， α 可以由下式决定。

$$\alpha = 2\pi f \Delta t \quad (10)$$

其中 Δt 为控制采样系统的控制周期。

令

$$\begin{cases} K_1 = 1 - \alpha \\ K_2 = \frac{\sqrt{24}\pi}{2} \alpha \end{cases} \quad (11)$$

则信号处理公式可简化为：

$$U_E^{(n)} = K_1 U_E^{(n-1)} + K_2 x^{(n)} \quad (12)$$

3.3 有效值快速计算方法在 PFPGA 上的实现

在 PFPGA 器件上实现的计算过程需要归结为整数的运算，所以公式(12)中的系数需要根据实际情况转换为分数形式表示的运算，并且将乘法运算按照 FPGA 的语法规则设计成移位和加法。

以某型号电力智能控制装置为例，系统采样频率为 20KHz，采样周期是 50us。当设定低通滤波截止频率为 0.5Hz 的时候，公式(10)中计算得到的 α 应该为：

$$\alpha = 2\pi \cdot 0.5 \cdot 0.00005 = 0.00015707963 \quad (13)$$

而公式(14)中 K_1 和 K_2 的数值应该为：

$$\begin{cases} K_1 = 1 - \alpha = 0.999842 \\ K_2 = \frac{\sqrt{2}\pi}{2} \alpha = 0.000174472 \end{cases}$$

(14)

寻找适合于硬件计算的分数形式表示的近似值可以得到:

$$\begin{cases} K_1 = \frac{8191}{8192} \\ K_2 = \frac{3}{16384} \end{cases} \quad (15)$$

那么 FPGA 上就可以采用移位相加的方法完成迭代计算。VDHL(Very-High-Speed Integrated Circuit Hardware Description Language)语言形式表示的计算模块设计将如下算法表示:

```
1 effectReg<=effect// 32 bits
2 -{{13{effectReg[31]}},effectReg[31:13]}
3 +{{13{absample[15]}},absample,3,b0}
4+{{14{absample[15]}},absample,2,b0};
```

算法中, 变量 effectReg 是 32 位带符号的整数寄存器, 用于寄存定点小数形式存储的有效值历史值。在每一个采样时钟周期来临的时候, 通过上述的算法生成新的有效值计算结果并锁存至寄存器。absample 是 16 位宽的信号采样绝对值, 是有效值计算模块的整数型输入信号。

输出的时候,

```
1 assige effect= effectReg [31:16];
```

通过移位的方法获取 32 位的 effectReg 寄存器除以 9182 的结果, 变量 effect 是 FPGA 模块的输出信号, 其数据范围为 16 位整数。

4 实验结果和结果分析

为了验证基于 FPGA 实现电力信号有效值计算的可行性, 在某型号电力控制器上组织了单纯软件实现来与 FPGA 实现的运行效率比对, 下面分别介绍实验环境、测量参数、测量结果以及对比结果的分析。

4.1 实验环境和器材

验证试验的电力控制器周期, 核心运算器件选用 TI 公司的 TMS F28335, 采样子系统选用了 AD76068 通道双极性输入数模转换器件, DSP 与 AD 芯片之间的接口和前端运算 FPGA 选用了 Altera 公司的 I 代 Cyclone 芯片 EPIC12Q24017。

采样系统需要对 24 路工频信号同时进行采样监控和处理, DSP 运行时主频为 150MHz, FPGA 运行主频 60MHz, 采样频率在软件方式处

理时设定为 5KHz, 通过 FPGA 硬件辅助完成计算时采样频率可以提升为 20KHz。

4.2 测量参数和测量手段

对比试验中, 软件方法利用传统的求取平方和的平均值, 然后开平方的方法完成 24 路电力信号有效值的计算。硬件方法中, 将 24 路信号的有效值计算算法逻辑部署到 FPGA 芯片上, AD 采样结果经过分析以后暂存在 FPGA 芯片上的寄存器里面。DSP 只需要通过访问 FPGA 上结果寄存器组映射到的地址空间, 即可得到目标信号的分析结果。

两种算法的起始和结束点都通过硬件逻辑在专门设置的芯片管脚上标志为电平的切换, 然后就可以利用示波器精确测量两种算法所占用的时间。

4.3 测量结果

对比试验的测量结果如下表所示:

表 1 对比试验测量结果

Tab.1 Comparison of measurement results

次数	软件计算时间 (ms)	FPGA 计算时间 (us)	加速比例 (%)
1	2.0	10	200
1	2.0	10	200
1	2.0	10	200
1	2.0	10	200
1	2.0	10	200
Avr	2.0	10	200

4.4 实验结果分析

由上述的测量结果可以看出, 利用 FPGA 器件进行并行化处理以后, 对电力信号的处理效率有着接近 100 倍的速度提升。这种效率的改进充分说明了本文中所提出的有效值计算方法的有效性。

5 结论与展望

电力电子装置的智能控制中, 需要对离散采集得到的电力信号做出数字分析才能够用于后续的智能控制策略。以有的系统中大多通过软件方法在控制器的计算核心完成数字分析, 随着智能控制的信号来源数量增加, 计算量的压力会随之增加, 对控制装置的器件选型系统设计和成本控制带来巨大的压力。

本文以有效值计算为目标问题, 将电力信号的分析算法进行改进, 采用等效的方法消除计算量, 并且转移到 FPGA 器件上通过硬件完成计算。仿真和实验结果表明, 由于利用了 FPGA 器件的计算能力完成大规模并行处理, 信号处理的效率得以明显提升, 对应的控制核心的性能需求明显降低。本文中的算法改进和移植的思维, 也可以用于其他类型的信号分析算法。下一阶段的研究中, 将考察其他更加复杂的算法, 通过 FPGA 计算获得性能和效率上改善。

致谢

本论文得到国家电网公司科技项目《66kV 等级超大容量智能静止同步并联补偿技术及工程应用研究》资助。

参考文献

[1]赵文恺, 房鑫炎, 严正. 电力系统并行计算的嵌套分块对角加边形式划分算法[J]. 中国电机工程学报, 2010, 30(25):66-73.

Zhao Wenkai, Fang Xinyan, Yan Zheng. Nested BBDF Partitioning Algorithm in Power System Parallel Computation[J]. Proceedings of the CSEE, 2010, 30(25):66-73(in chinese).

[2]方路平, 张浩, 项新建, 柳建超. 一种电网电压信号的快速测量方法[J]. 工业控制计算机, 2015, 28(6): 163-167.

Fang Luping, Zhang Hao, Xiang Xinjian, Liu Jianchao. A Rapid Method for Measuring Power Network Voltage Signal[J]. Industrial Control Computer, 2015, 28(6): 163-167(in chinese).

[3]徐垦. 交流信号真有效值数字测量方法[J]. 华中科技大学学报(自然科学版), 2006, 34(2): 51-53.

Xu Ken. Digital measurement for true effective value of AC signal[J]. Journal of Huazhong University of Science and Technology(Nature Science), 2006,34(2):51-53 (in chinese).

[4]宁建行, 迟长春, 苏邯林, 陆彦青, 吕腾飞. 基于快速傅里叶变换的剩余电流真有效值算法研究[J]. 电气与能效管理技术, 2015, 17(1): 13-16 (in chinese).

Ning Jianhang, Chi Changchun, Su Hanlin, Lu Yanqing, LvTengfei. The Research of Calculation for True RMS of Residual Current Based on Fast Fourier Transforms[J]. Low Voltage Apparatus, 2015,17(1):13-16 (in chinese).

[5]庞吉耀. 一种获得交流信号真有效值方法[J]. 现代电子技术, 2015, 38(13): 53-55.

Pang Jiyao. An Algorithm to Acquire True RMS of AC signal[J]. Modern Electronics Technique, 2015,38(13):53-55 (in chinese).

[6]许明国, 曹达, 周乾, 钱耶兵. 一款 0~2000Hz 交

直流通用的真有效值变送器设计[J]. 电气技术, 2015, 2(1): 73-75.

Xu Mingguo, Cao Da, Zhou Qian, Qian Yebing. A True RMS Transducer Designed as 0~2000Hz AC-DC Universal[J]. Electrical Engineering, 2015,2(1):73-75(in chinese).

[7]R.Tessier, W.Burleson. Reconfigurable computing for digital signal processing: A survey[J]. Journal of VLSI signal processing, 2001,28(1):1244-1245.

[8]白炳良, 王灵芝. 基于 PIC 及 FPGA 的简易信号分析仪设计[J]. 大学物理实验, 2015, 28(1): 14-18.

Bai Bingliang, Wang Lingzhi. Designed of the Simple Signal Analyzer Based on PIC and FPGA.

[9]L.G.Song, Y.X.Jiang. Fast Parallel FFT on CTaiJi: A Coarse-Grained Reconfigurable Computation Platform[C]. In Parallel and Distributed Processing and Applications, Third International Symposium ISPA 2005:188-195.

[10]J.H.Park, H.DaiS. Reconfigurable hardware solution to parallel prefix computation[J]. Journal of Supercomputer, 2008, 43:43-58.

[11]S.C.Sangjin Hong. Domain specific reconfigurable processing core architecture for digital filtering applications[J]. Journal of VLSI signal processing, 2005,40:239-259.

[12]P.Tseng, C.Huang, L.Chen. Reconfigurable discrete wavelet transform processor for heterogeneous reconfigurable multimedia systems[J]. Journal of VLSI signal processing 2005,41:35-47.

[13]P.Nagvajura, C.Nwankpa, J.Johnson. Reconfigurable hardware accelerators for power transmission system computation[J]. HPC in power and energy systems 2013:211-228.

[14]F.Krichen, B.Hamid, B.Zalila, M.Jmaiel, B.Coulette. Development of reconfigurable distributed embedded systems with a model driven approach[J]. Concurrency and computation: practice and experience, 2015,27:1391-1411.

[15]P.Luppi, R.Outbib, M.Basualdo. Nominal controller design based on decentralized integral controllability in the framework of reconfigurable fault tolerant structures[J]. Industrial and Engineering Chemistry research 2015,54:1301-1312.

[16]J.J.Min, L.YunLung, L.ChenYen, S.ChienMing. A novel reconfigurable computation unit for dsp applications[C]. In IEEE Computer Society Annual Symposium on VLSI: Emerging VLSI Technologies and Architectures, Porto Alegre. Brazil Mar, 2007.

[17]D.Perera, L.K.Fun. Similarity computation using reconfigurable embedded hardware[C]. In Proceedings of the 2009 international conference on dependable, autonomic

and secure computing,2009: 323-329.

[18]P.C.Diniz, J.M.Cardoso. Cond transformations for embedded reconfigurable computing architectures[J]. lecture Notes in Computer Science, 2011,6491:322-344.

收稿日期: 2016-07-29。

作者简介:



杨洁

杨洁(1985), 女, 工学博士, 助理研究员, 主要从事智能电力、控制算法研究等工作; yangjieyangjie1985@126.com

(责任编辑)